

# EUROPEAN PATENT OFFICE

## Patent Abstracts of Japan

PUBLICATION NUMBER : 2003168963  
 PUBLICATION DATE : 13-06-03


APPLICATION DATE : 30-11-01  
 APPLICATION NUMBER : 2001366269

APPLICANT : SUMITOMO ELECTRIC IND LTD;

INVENTOR : MAYAMA SHUJI;

INT.CL. : H03K 17/06 H02M 1/08 H03K 17/687

TITLE : DRIVING CIRCUIT AND DRIVING  
 METHOD FOR CHARGE PUMP



**ABSTRACT :** PROBLEM TO BE SOLVED: To provide a driving circuit for a charge pump reduced in noise by reducing unnecessary electric power consumption.

**SOLUTION:** The driving circuit 1A for a charge pump is adapted as follows. In a driving circuit for a charge pump including an FETQ, a charge pump for charging a gate of the FETQ with electricity, and an oscillation circuit 5 for generating a clock signal and hereby driving the charge pump 3 following the clock signal, there are provided a differential amplifier 7 for detecting voltage of the gate of the FETQ, and a comparator 9 for interrupting the oscillation circuit 5 to stop the charging for the gate of the FETQ when the gate voltage of the FETQ detected by the differential amplifier 7 exceeds predetermined voltage beyond on-voltage, while charging the gate of the FETQ with electricity by driving the oscillation circuit 5 when the gate voltage of the FETQ lowers to the predetermined voltage or lower.

COPYRIGHT: (C)2003,JPO

THIS PAGE BLANK (USPTO)

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2003-168963

(P2003-168963A)

(43)公開日 平成15年6月13日 (2003.6.13)

(51)Int.Cl.  
H 03 K 17/06  
H 02 M 1/08  
H 03 K 17/687

識別記号

F I  
H 03 K 17/06  
H 02 M 1/08  
H 03 K 17/687

テ-マコ-ト\*(参考)  
C 5 H 7 4 0  
A 5 J 0 5 5  
A

審査請求 未請求 請求項の数6 OL (全8頁)

(21)出願番号 特願2001-366269(P2001-366269)

(22)出願日 平成13年11月30日 (2001.11.30)

(71)出願人 395011665  
株式会社オートネットワーク技術研究所  
愛知県名古屋市南区菊住1丁目7番10号  
(71)出願人 000183406  
住友電装株式会社  
三重県四日市市西末広町1番14号  
(71)出願人 000002130  
住友電気工業株式会社  
大阪府大阪市中央区北浜四丁目5番33号  
(74)代理人 100089233  
弁理士 吉田 茂明 (外2名)


最終頁に続く

(54)【発明の名称】 チャージポンプ駆動回路及びチャージポンプの駆動方法

(57)【要約】

【課題】 不要な電力消費を低減してノイズを低減したチャージポンプ駆動回路を提供する。

【解決手段】 このチャージポンプ駆動回路1Aは、FETQと、FETQのゲートを充電するチャージポンプ3と、クロック信号を生成して該クロック信号に合わせてチャージポンプ3を駆動する発振回路5とを備えたチャージポンプ駆動回路において、FETQのゲートの電圧を検出する差動アンプ7と、差動アンプ7で検出されたFETQのゲート電圧がオン電圧以上の所定電圧を超えると、発振回路5を停止させてFETQのゲートの充電を停止させ、前記所定電圧以下に低下すると、発振回路5を駆動させてFETQのゲートを充電させるコンパレータ9とを備える。



## 【特許請求の範囲】

【請求項1】 半導体スイッチ素子と、前記半導体スイッチ素子の制御電極を充電するチャージポンプと、クロック信号を生成して該クロック信号に合わせて前記チャージポンプを駆動する発振回路とを備えたチャージポンプ駆動回路において、

前記半導体スイッチ素子の制御電極の電圧を検出する検出回路と、

前記検出回路で検出された前記半導体スイッチ素子の制御電極の電圧がオン電圧以上の所定電圧を超えた場合は、前記発振回路を停止させて前記半導体スイッチ素子の制御電極の充電を停止させ、前記所定電圧以下に低下した場合は、前記発振回路を駆動させて前記半導体スイッチ素子の制御電極を充電させる制御回路と、を備えることを特徴とするチャージポンプ駆動回路。

【請求項2】 半導体スイッチ素子と、前記半導体スイッチ素子の制御電極を充電するチャージポンプと、クロック信号を生成して該クロック信号に合わせて前記チャージポンプを駆動する発振回路とを備えたチャージポンプ駆動回路において、

前記半導体スイッチ素子の制御電極の電圧を検出する検出回路を備え、

前記発振回路は、前記検出回路で検出された前記半導体スイッチ素子の制御電極の電圧の大きさに反比例するよう前記クロック信号の周波数を変化させて前記クロック信号を生成することで前記チャージポンプの駆動速度を変化させることを特徴とするチャージポンプ駆動回路。

【請求項3】 半導体スイッチ素子と、前記半導体スイッチ素子の制御電極を充電するチャージポンプと、クロック信号を生成して該クロック信号に合わせて前記チャージポンプを駆動する発振回路とを備えたチャージポンプ駆動回路において、

前記発振回路は、前記半導体スイッチ素子の制御電極への充電とその充電された制御電極におけるオン電圧以上の所定電圧までの放電とが交互に繰り返されるように予め設定された周期で間欠的に前記チャージポンプを駆動させることを特徴とするチャージポンプ駆動回路。

【請求項4】 発振回路で生成されたクロック信号により、半導体スイッチ素子の制御電極を充電するチャージポンプを駆動させるチャージポンプの駆動方法において、

検出回路により前記半導体スイッチ素子の制御電極の電圧を検出し、制御回路により、前記検出回路で検出された前記半導体スイッチ素子の制御電極の電圧がオン電圧以上の所定電圧を超えた場合は、前記発振回路を停止させて前記半導体スイッチ素子の制御電極の充電を停止させ、前記所定電圧以下に低下した場合は、前記発振回路を駆動させて前記半導体スイッチ素子の制御電極を充電させることを特徴とするチャージポンプの駆動方法。

【請求項5】 発振回路で生成されたクロック信号により、半導体スイッチ素子の制御電極を充電するチャージポンプを駆動させるチャージポンプの駆動方法において、

検出回路により前記半導体スイッチ素子の制御電極の電圧を検出し、前記発振回路により、前記検出回路で検出された前記半導体スイッチ素子の制御電極の電圧の大きさに反比例するよう前記クロック信号の周波数を変化させて前記クロック信号を生成することで、前記チャージポンプの駆動速度を変化させることを特徴とするチャージポンプの駆動方法。

【請求項6】 発振回路で生成されたクロック信号により、半導体スイッチ素子の制御電極を充電するチャージポンプを駆動させるチャージポンプの駆動方法において、

前記発振回路により、前記半導体スイッチ素子の制御電極への充電とその充電された制御電極におけるオン電圧以上の所定電圧までの放電とが交互に繰り返されるように予め設定された周期で間欠的に前記チャージポンプを駆動することを特徴とするチャージポンプの駆動方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、FET等の半導体スイッチ素子の制御電極を充電するチャージポンプを駆動するチャージポンプ駆動回路及びチャージポンプの駆動方法に関する。

## 【0002】

【従来の技術】 この種のチャージポンプ駆動回路は、主に、負荷と電源との間に介装されてハイサイドSWとして使用されるNchパワーMOS-FET等の半導体スイッチ素子に使用される。ハイサイドSWでは、FETのソース電位は電源電位とほぼ等しくなる為、FETをオンにする際には、ゲート電位を電源電位よりも高くする必要があり、その為の手段として、チャージポンプ(即ちチャージポンプ駆動回路)が使用されている。

【0003】 従来のチャージポンプ駆動回路100は、図1に示す如く、電源Vccと負荷Fとの間に介装された半導体スイッチ素子の一例としてのFETQと、FETQのゲートを充電(即ち昇圧)するチャージポンプ3と、クロック信号を生成して該クロック信号に合わせてチャージポンプ3を駆動する発振回路5とを備えて構成される。

【0004】 チャージポンプ3は、発振回路5からクロック信号の各パルスが入力される毎に、電源Vccの電圧を基にしてチャージパルスを生成してFETQのゲートに印加することで、FETQのゲートを充電する(即ちチャージポンプ3の駆動速度(即ちゲートの充電速度)はクロック信号の周波数により制御されている)。

【0005】 発振回路5は、一定周波数のクロック信号を発振してチャージポンプ3に入力することで、チャ

ジポンプ3を駆動する。ここでは、発振回路5は、入力端Sより入力される入力信号がHレベル/Lレベルかに応じて、その発振が作動/停止される。

【0006】そして、FETQをオンにするには、入力端Sへの入力信号をHレベルにする。これにより、発振回路5が作動され、発振回路5からチャージポンプ3にクロック信号が入力され始め、このクロック信号によりチャージポンプ3が駆動されてFETQのゲートが充電されていく。そして、FETQのゲート電圧(ゲート・ソース間電圧)がオン電圧に達すると、FETQがオンになり、電源Vccより負荷Fへの給電がなされる。FETQをオフにするには、入力端Sへの入力信号をLレベルにする。これにより、発振回路5が停止してチャージポンプ3が停止し、ゲートの充電が停止する。そして、ゲート電荷が放電してゲート電圧がオン電圧未満になると、FETQがオフになり、電源Vccより負荷Fへの給電が停止される。

#### 【0007】

【発明が解決しようとする課題】通常、FET(特にMOSFET)のゲートには寄生容量が有る為、充電されたゲート電荷は放電し難い。その為、ゲートが一旦オン電圧に充電されれば、ゲートの充電を停止しても、しばらくの間ゲートはオンに維持される。その為、FETQが一旦オンにされれば、しばらくの間チャージポンプ3を駆動させる必要はない。

【0008】しかしながら、上記のチャージポンプ駆動回路100では、FETQのオン状態では、FETQのゲートがオン電圧に充電されても定的にチャージポンプ3を駆動してゲートを充電し続けている為、不要な電力を消費しており、この不要な電力消費がノイズの原因となっている。

【0009】そこで、この発明の課題は、不要な電力消費を低減してノイズを低減したチャージポンプ駆動回路及びチャージポンプの駆動方法を提供することにある。

#### 【0010】

【課題を解決するための手段】上記課題を解決するためには、請求項1に記載の発明は、半導体スイッチ素子と、前記半導体スイッチ素子の制御電極を充電するチャージポンプと、クロック信号を生成して該クロック信号に合わせて前記チャージポンプを駆動する発振回路とを備えたチャージポンプ駆動回路において、前記半導体スイッチ素子の制御電極の電圧を検出する検出回路と、前記検出回路で検出された前記半導体スイッチ素子の制御電極の電圧がオン電圧以上の所定電圧を超えた場合は、前記発振回路を停止させて前記半導体スイッチ素子の制御電極の充電を停止させ、前記所定電圧以下に低下した場合は、前記発振回路を駆動させて前記半導体スイッチ素子の制御電極を充電させる制御回路と、を備えるものである。

#### 【0011】請求項2に記載の発明は、半導体スイッチ

素子と、前記半導体スイッチ素子の制御電極を充電するチャージポンプと、クロック信号を生成して該クロック信号に合わせて前記チャージポンプを駆動する発振回路とを備えたチャージポンプ駆動回路において、前記半導体スイッチ素子の制御電極の電圧を検出する検出回路を備え、前記発振回路は、前記検出回路で検出された前記半導体スイッチ素子の制御電極の電圧の大きさに反比例するように前記クロック信号の周波数を変化させて前記クロック信号を生成することで前記チャージポンプの駆動速度を変化させるものである。

【0012】請求項3に記載の発明は、半導体スイッチ素子と、前記半導体スイッチ素子の制御電極を充電するチャージポンプと、クロック信号を生成して該クロック信号に合わせて前記チャージポンプを駆動する発振回路とを備えたチャージポンプ駆動回路において、前記発振回路は、前記半導体スイッチ素子の制御電極への充電とその充電された制御電極におけるオン電圧以上の所定電圧までの放電とが交互に繰り返されるように予め設定された周期で間欠的に前記チャージポンプを駆動させるものである。

【0013】請求項4に記載の発明は、発振回路で生成されたクロック信号により、半導体スイッチ素子の制御電極を充電するチャージポンプを駆動させるチャージポンプの駆動方法において、検出回路により前記半導体スイッチ素子の制御電極の電圧を検出し、制御回路により、前記検出回路で検出された前記半導体スイッチ素子の制御電極の電圧がオン電圧以上の所定電圧を超えた場合は、前記発振回路を停止させて前記半導体スイッチ素子の制御電極の充電を停止させ、前記所定電圧以下に低下した場合は、前記発振回路を駆動させて前記半導体スイッチ素子の制御電極を充電させるものである。

【0014】請求項5に記載の発明は、発振回路で生成されたクロック信号により、半導体スイッチ素子の制御電極を充電するチャージポンプを駆動させるチャージポンプの駆動方法において、検出回路により前記半導体スイッチ素子の制御電極の電圧を検出し、前記発振回路により、前記検出回路で検出された前記半導体スイッチ素子の制御電極の電圧の大きさに反比例するように前記クロック信号の周波数を変化させて前記クロック信号を生成することで、前記チャージポンプの駆動速度を変化させるものである。

【0015】請求項6に記載の発明は、発振回路で生成されたクロック信号により、半導体スイッチ素子の制御電極を充電するチャージポンプを駆動させるチャージポンプの駆動方法において、前記発振回路により、前記半導体スイッチ素子の制御電極への充電とその充電された制御電極におけるオン電圧以上の所定電圧までの放電とが交互に繰り返されるように予め設定された周期で間欠的に前記チャージポンプを駆動するものである。

#### 【0016】

【発明の実施の形態】<第1の実施の形態>図1は、本発明の第1の実施の形態に係るチャージポンプ駆動回路の構成図である。なお、この実施の形態は請求項1及び請求項4に記載の発明に対応する。

【0017】この実施の形態に係るチャージポンプ駆動回路1Aは、図1に示す如く、従来のチャージポンプ駆動回路100と比べて、更に、差動アンプ（検出回路）7と、コンパレータ（制御回路）9と、AND回路11とを備える以外は同様に構成される。以下、チャージポンプ駆動回路100の構成部分と同じ部分には同一符号を付して説明を省略し、異なる部分のみ説明する。

【0018】差動アンプ7は、FETQのゲート電圧（ゲート・ソース間電圧）を検出して増幅してコンパレータ9に出力する。

【0019】コンパレータ9は、差動アンプ7の出力を基準電圧Vrefと比較し、差動アンプ7の出力が基準電圧Vrefを越える場合は、その出力信号をLレベルにし、基準電圧Vref以下の場合は、その出力信号をHレベルにする。ここで、基準電圧Vrefは、例えばFETQのオン電圧に対応する差動アンプ7の出力値と同じ値とする。

【0020】AND回路11は、入力端Sと発振回路5との間に介装され、入力端Sからの信号とコンパレータ9からの信号との双方を入力し、双方の信号がHレベルの場合だけ発振回路5にHレベルの信号を入力する。

【0021】次に、チャージポンプ駆動回路1Aの動作を説明する。

【0022】最初FETQはオフとする（即ち、FETQのゲート電圧はオン電圧未満であり、差動アンプ7の出力は基準電圧Vref未満であり、コンパレータ9の出力信号はHレベルである）。

【0023】そして、FETQをオンにするには、入力端Sへの入力信号をHレベルにする。これにより、入力端Sからの信号とコンパレータ9からの信号との双方がHレベルとなりAND回路11から発振回路5に入力される信号がHレベルにされる。これにより、発振回路5が作動され、この発振回路5からチャージポンプ3にクロック信号が入力開始されてチャージポンプ3が駆動され、FETQのゲートが充電されていく。この間のFETQのゲート電圧は、差動アンプ7により検出されて増幅されてコンパレータ9に出力されている。

【0024】そして、ゲート電圧がオン電圧に達するとFETQがオンになる。そして、ゲート電圧がオン電圧（所定電圧）を越えると、差動アンプ7の出力が基準電圧Vrefを越えてコンパレータ9の出力信号がHレベルからLレベルにされる。これにより、AND回路11から発振回路5に入力される信号がHレベルからLレベルにされて発振回路5が停止され、チャージポンプ3が停止され、ゲートの充電が停止される。これにより、ゲート電荷が放電してゲート電圧がオン電圧まで低下するま

でゲートの充電が停止される。

【0025】そして、ゲート電圧が低下してオン電圧になると、これに連動して差動アンプ7の出力も低下して基準電圧Vrefになりコンパレータ9の出力信号がLレベルからHレベルにされる。これにより、再びAND回路11から発振回路5に入力される信号がLレベルからHレベルに戻されて発振回路5が作動され、チャージポンプ3が駆動され、FETQのゲートが充電されていく。そして、上述同様、この間のFETQのゲート電圧は、差動アンプ7により検出されて増幅されてコンパレータ9に出力されており、以後、上述同様、FETQのゲート電圧がオン電圧を越える毎に、ゲート電荷の放電によりFETQのゲート電圧がオン電圧に低下するまでゲートの充電が停止されるように、チャージポンプ3が間欠的に駆動されていく。

【0026】FETQをオフにするには、入力端Sへの入力信号をLレベルにする。これにより、AND回路11から発振回路5に入力される信号がLレベルにされて発振回路5が停止され、チャージポンプ3が停止され、ゲートの充電が停止される。そして、ゲート電荷が放電してゲート電圧がオン電圧未満になると、FETQがオフになる。

【0027】以上のように構成されたチャージポンプ駆動回路1Aによれば、差動アンプ7により検出されたFETQのゲート電圧に基づき、コンパレータ9により、FETQのゲート電圧がオン電圧を超えたときには発振回路5が停止されてFETQのゲートの充電が停止され、ゲート電圧がオン電圧に低下したときには発振回路5が作動されてFETQのゲートが充電される為、ゲート電圧がオン電圧を越えて充電の必要がないときには、チャージポンプ3の駆動が停止され、ゲート電圧がオン電圧を下回りそうになった時だけゲートが充電されるようになり、不要な電力消費が低減できて電力消費によるノイズが低減できる。

【0028】<第2の実施の形態>図2は、本発明の第2の実施の形態に係るチャージポンプ駆動回路の構成図である。なお、この実施の形態は請求項2及び請求項5に記載の発明に対応する。

【0029】この実施の形態に係るチャージポンプ駆動回路1Bは、図2に示す如く、従来のチャージポンプ駆動回路100と比べて、更にFETQのゲート電圧（ゲート・ソース間電圧）を検出する差動アンプ（検出回路）7を備える以外はほぼ同様に構成される。以下、チャージポンプ駆動回路100の構成部分と同じ部分には同一符号を付して説明を省略し、異なる部分のみ説明する。

【0030】この実施の形態の発振回路5Bは、電圧制御発振器として構成され、差動アンプ7の出力電圧（差動アンプ7で検出されたFETQのゲート電圧）の大きさに反比例するようにクロック信号の周波数を変化させ

てクロック信号を発振するように設定されている。即ち、この発振回路5Bは、FETQのゲート電圧の大きさに反比例するようにチャージポンプ3の駆動速度（充電速度）を制御しつつチャージポンプ3を駆動するよう構成されている。また、この発振回路5Bは、従来同様、入力端Sより入力される入力信号がHレベル/Lレベルかに応じて、その発振が作動／停止される。

【0031】次に、チャージポンプ駆動回路1Bの動作を説明する。

【0032】FETQをオンにするには、入力端Sへの入力信号をHレベルにする。これにより、発振回路5Bが作動され、この発振回路5Bにより、差動アンプ7の出力電圧に応じた周波数でクロック信号が生成され始め、その生成されたクロック信号がチャージポンプ3に入力され、そのクロック信号の周波数に応じた駆動速度でチャージポンプ3が駆動され始め、FETQのゲートが充電されていく。

【0033】このとき、FETQのゲートの充電開始時点では、FETQのゲート電圧は小さい為、発振回路5Bでは比較的大きな周波数のクロック信号が生成され、このクロック信号により比較的速い駆動速度でチャージポンプ3が駆動され、比較的速い速度でFETQのゲートが充電される。

【0034】そして、FETQのゲートの充電によりゲート電圧が増大し、差動アンプ7の出力電圧が増大してくると、発振回路5Bにより、その差動アンプ7の出力電圧の増大に反比例するようにクロック信号の周波数が減小されてゆき、チャージポンプ3の駆動速度（即ちFETQのゲートの充電速度）が減速されていく（しかし、まだFETQのゲートの充電速度はゲートの放電速度よりも速くゲート電圧は増大する）。

【0035】そして、FETQのゲート電圧がオン電圧に達するとFETQがオンになる。そして、FETQのゲート電圧が所定電圧（＝オン電圧）に達した時点で、ゲートの充電速度とゲートの放電速度とが平衡に達して、FETQのゲート電圧が当該所定電圧に保たれる（即ちこの時点で平衡になるように設定されている）。そして、ゲート電圧が所定電圧に保たれることで、差動アンプ7の出力電圧が一定（変化無し）となり、発振回路5Bから発振されるクロック信号の周波数が、この所定電圧に応じた周波数（かなり低い周波数）に維持される。そして、この状態が維持される。

【0036】つまり、このFETQのオン状態（ゲートの充電速度＝ゲートの放電速度）では、ゲートの放電速度がゲートの寄生容量の為に非常に遅いことを考慮すると、充電開始時と比べてかなり低い周波数のクロック信号（＝かなり遅い充電速度）でFETQのオン状態が維持される（即ちチャージポンプ3が最小限度の駆動速度で駆動される）。

【0037】他方、FETQをオフにするには、入力端

Sへの入力信号をLレベルにする。これにより、発振回路5Bが停止され、チャージポンプ3が停止され、FETQのゲートの充電が停止される。そして、FETQのゲート電荷が放電してゲート電圧がオン電圧未満になると、FETQがオフになる。

【0038】以上のように構成されたチャージポンプ駆動回路1Bによれば、発振回路5Bにより、差動アンプ7で検出されたFETQのゲート電圧の大きさに反比例するようにクロック信号の周波数が変化されてクロック信号が生成され、そのクロック信号によりチャージポンプ3の駆動速度が変化される為、FETQのゲート電圧がオン電圧以上になり充電の必要がないときには、最小限度の駆動速度でチャージポンプ3が駆動されるようになり、不要な電力消費が低減できて電力消費によるノイズが低減できる。

【0039】<第3の実施の形態>図3は、本発明の第3の実施の形態に係るチャージポンプ駆動回路の構成図である。なお、この実施の形態は請求項3及び請求項6に記載の発明に対応する。

【0040】この実施の形態に係るチャージポンプ駆動回路1Cは、図3に示す如く、従来のチャージポンプ駆動回路100の発振回路5に、更にパルス数変調回路を付加した以外は同様に構成される。以下、チャージポンプ駆動回路100の構成部分と同じ部分には同一符号を付して説明を省略し、異なる部分のみ説明する。

【0041】この実施の形態の発振回路5Cは、図3に示す如く、チャージポンプ駆動回路100の発振回路5と同じに構成された発振回路本体5aと、発振回路本体5aで発振されたクロック信号のパルス数を変調するパルス数変調回路5bとを備えて構成される。

【0042】パルス数変調回路5bは、発振回路本体5aで発振された一定周波数のクロック信号（図4(a)）を、図4(b)に示す如く、パルスが連続する充電期間T1とパルスが無い放電期間T2とが交互に繰り返されるようにパルス数を変調し、その変調したクロック信号をチャージポンプ3に入力する。

【0043】充電期間T1は、FETQのゲート電圧を或る電圧値（>オン電圧（所定電圧））に昇圧するのに適当な期間に設定されている。また、放電期間T2は、FETQのゲート電荷の放電により、昇圧されたゲート電圧が上記或る電圧値からオン電圧に低下するまでの期間に設定されている。

【0044】次に、チャージポンプ駆動回路1Cの動作を説明する。

【0045】FETQをオンにするには、入力端Sへの入力信号をHレベルにする。これにより、発振回路5Cが作動され、図4(b)に示す如くパルス数変調されたクロック信号が生成され始め、そのクロック信号の充電期間T1／放電期間T2に従ってチャージポンプ3が駆動／停止され、FETQのゲートが充電／放電され、F

E T Qがオンにされて維持される。

【0046】つまり、チャージポンプに入力されたクロック信号の最初の充電期間T 1のチャージポンプ3の駆動により、F E T Qのゲートが或る電圧値(>オン電圧)まで充電されてオンにされ、その次に続く放電期間T 2のチャージポンプ3の停止により、ゲート電荷の放電によりF E T Qのゲート電圧が前記或る電圧値からオン電圧まで低下し、その次に続く充電期間T 1のチャージポンプ3の駆動により、再びF E T Qのゲートが前記或る電圧値まで充電され、以後同様の動作が繰り返される。

【0047】他方、F E T Qをオフにするには、入力端Sへの入力信号をLレベルにする。これにより、発振回路5 Cが停止してチャージポンプ3が停止し、ゲートの充電が停止する。そして、ゲート電荷が放電してゲート電圧がオン電圧未満になると、F E T Qがオフになる。

【0048】以上のように構成されたチャージポンプ駆動回路1 Cによれば、発振回路5 Cにより、F E T Qのゲート電極への充電とその充電されたゲート電極のオン電圧までの放電とが交互に繰り返されるように予め設定された周期で間欠的にチャージポンプ3が駆動されるが、ゲート電圧がオン電圧を越えて充電の必要がないときには、チャージポンプ3の駆動が停止され、ゲート電圧がオン電圧を下回りそうになった時だけゲートが充電されるようになり、不要な電力消費が低減できて電力消費によるノイズが低減できる。

【0049】なお、この実施の形態では、発振回路本体5 aから発振された一定周波数のクロック信号を、パルス数変調回路5 bによりパルス数変調することで、チャージポンプ3を間欠的に駆動する場合で説明したが、パルス数変調回路5 bによりパルス数変調する代わりに周波数変調回路を用いて、発振回路本体5 aから発振された一定周波数のクロック信号を充電期間T 1で周波数が高く放電期間T 2で周波数が低くなるように周波数変調してもよい。

【0050】また、この実施の形態では、従来のチャージポンプ駆動回路1 0 0の発振回路5 aにパルス数変調回路5 bを付加してクロック信号をパルス数変調することで、チャージポンプ3を間欠的に駆動／停止させたが、発振回路5 (5 a)にパルス数変調回路5 bを付加する代わりに、発振回路5 (5 a)自体を、入力端子Sへの入力信号がHレベルの状態で間欠的に作動／停止するように駆動させることで、チャージポンプ3を間欠的に駆動／停止させてよい。

#### 【0051】

【発明の効果】請求項1及び請求項4に記載の発明によれば、検出回路により検出された半導体スイッチ素子の制御電極の電圧に基づき、制御回路により、半導体スイッチ素子の制御電極の電圧がオン電圧以上の所定電圧を超えたときには発振回路が停止されて半導体スイッチ素

子の制御電極の充電が停止され、半導体スイッチ素子の制御電極の電圧が前記所定電圧に低下したときには発振回路が作動されて半導体スイッチ素子の制御電極が充電されるが、半導体スイッチ素子の制御電極の電圧がオン電圧以上の所定電圧を越えて充電の必要がないときには、チャージポンプの駆動が停止され、制御電極の電圧が前記所定電圧を下回りそうになった時だけ制御電極が充電されるようになり、不要な電力消費が低減できて電力消費によるノイズが低減できる。

【0052】請求項2及び請求項5に記載の発明によれば、発振回路により、検出回路で検出された半導体スイッチ素子の制御電極の電圧の大きさに反比例するようクロック信号の周波数が変化されてクロック信号が生成され、そのクロック信号によりチャージポンプの駆動速度が変化されるが、半導体スイッチ素子の制御電極の電圧がオン電圧に達して充電の必要がないときには、最小限度の駆動速度でチャージポンプが駆動されるようになり、不要な電力消費が低減できて電力消費によるノイズが低減できる。

【0053】請求項3及び請求項6に記載の発明によれば、発振回路により、半導体スイッチ素子の制御電極への充電とその充電された制御電極におけるオン電圧以上の所定電圧までの放電とが交互に繰り返されるように予め設定された周期で間欠的にチャージポンプが駆動されるが、制御電極の電圧がオン電圧以上の所定電圧を越えて充電の必要がないときには、チャージポンプの駆動が停止され、半導体スイッチ素子の制御電極の電圧が前記所定電圧を下回りそうになった時だけ半導体スイッチ素子の制御電極が充電されるようになり、不要な電力消費が低減できて電力消費によるノイズが低減できる。

#### 【図面の簡単な説明】

【図1】この発明の第1の実施の形態に係るチャージポンプ駆動回路の構成図である。

【図2】この発明の第2の実施の形態に係るチャージポンプ駆動回路の構成図である。

【図3】この発明の第3の実施の形態に係るチャージポンプ駆動回路の構成図である。

【図4】この発明の第3の実施の形態に係るチャージポンプ駆動回路を構成するパルス数変調回路で生成されるクロック信号を説明する図である。

【図5】従来例に係るチャージポンプ駆動回路の構成図である。

#### 【符号の説明】

1 A, 1 B, 1 C チャージポンプ駆動回路

3 チャージポンプ

5, 5 B, 5 C 発振回路

7 差動アンプ

9 コンパレータ


11 AND回路

F 負荷


Q FET  
S 入力端

V<sub>cc</sub> 電源


【図1】




【図2】




【図3】



【図4】



【図5】



フロントページの続き

(72)発明者 真山 修二  
愛知県名古屋市南区菊住1丁目7番10号  
株式会社オートネットワーク技術研究所内

F ターム(参考) 5H740 AA06 BA12 BC01 JA04 KK01  
5J055 AX12 AX25 BX16 DX22 EX07  
EY21 EZ55 FX05 FX12 GX02